Verilog HDL論理合成入門 : RTL記述&ネットリストのリファレンス

情報なし

著者

Bhasker, Jayaram、佐々木, 尚, IC開発

出版社

CQ出版

発売日

2001年5月発売

価格

2,800円（税込・書誌情報提供：openBD）

ISBN

9784789833547

発売済み